1、隨著CMOS制造工藝的進(jìn)步，CMOS圖像傳感器的體積越來(lái)越小。CMOS圖像傳感器工藝能兼容主流的CMOS混合信號(hào)工藝，可以把感光器件、模擬處理電路、數(shù)字圖像處理電路集成在同一塊芯片上，大大的降低了成本，增加了便攜性。流水線ADC具有高速、低功耗等優(yōu)點(diǎn)，以成為CMOS圖像傳感器中ADC的首選結(jié)構(gòu)。
　　本文基于GSMC0.13μm CIS3.3V工藝，采用全定制自頂向下的設(shè)計(jì)方法，設(shè)計(jì)了一個(gè)應(yīng)用于CMOS圖像傳感器的9bit13.5

2、MS/s的流水線ADC。論文給出了流水線ADC的設(shè)計(jì)全過(guò)程，包括系統(tǒng)設(shè)計(jì)、各個(gè)模塊指標(biāo)設(shè)計(jì)、電路設(shè)計(jì)等，并對(duì)電路進(jìn)行了前仿真、版圖設(shè)計(jì)和后仿真。本文的主要工作：提出了一種較精確的計(jì)算方法，用于分析帶寬和建立特性的關(guān)系；采用了套筒式增益自舉的運(yùn)算放大器，減小了功耗；分析了開(kāi)關(guān)電容共模反饋電路中反饋電容取值問(wèn)題，在不影響性能的前提下減小了共模反饋電容；分析了電阻型動(dòng)態(tài)比較器中每一對(duì)MOS管對(duì)比較器失調(diào)影響的大小，根據(jù)分析結(jié)果優(yōu)化電路從而減小

3、面積；設(shè)計(jì)了工藝角補(bǔ)償?shù)钠秒娏髟词惯\(yùn)放的功耗減小了30％；設(shè)計(jì)了全片上集成的基準(zhǔn)電壓源緩沖器，降低了功耗，減小了面積。后仿真結(jié)果表明：輸入信號(hào)為6.5MHz時(shí)失真信噪比(SNDR)為51.4dB，微分非線性(DNL)小于0.4LSB，積分非線性(INL)小于0.4LSB，ADC核心電路面積0.21mm2，3.0V電源電壓下功耗為6.1mW，能滿足CMOS圖像傳感器的應(yīng)用。
　　本文設(shè)計(jì)的流水線ADC可以應(yīng)用于CMOS圖像傳感器，