1、隨著電子系統(tǒng)的發(fā)展，時鐘頻率日益提高，PCB板密度不斷增加，保證傳輸信號的完整性已經(jīng)成為高速PCB設計的一個關鍵因素。由于信號邊沿速率的加快和工作電平的降低，信號在互連系統(tǒng)中的正確傳輸越來越難，PCB的電氣參數(shù)、元器件的布局、高速信號的布線等因素，都會對信號的傳輸產(chǎn)生影響，引起信號完整性問題，甚至導致系統(tǒng)無法正常工作。因此，在高速PCB設計過程中，充分考慮信號完整性問題，采用正確的設計方法保證信號的正確傳輸成為設計成功與否的關鍵。

2、 高速PCB設計中，電路互連對系統(tǒng)信號完整性的影響主要包括反射、串擾、同步開關噪聲(SSN)、電磁干擾(EMI)。本文在傳輸線理論的基礎上，通過引入電路分析模型，對高速PCB設計中的反射、串擾、同步開關噪聲的產(chǎn)生機理進行了分析。在理論分析的基礎上，采用業(yè)界常用的高速PCB信號完整性分析軟件HyperLynx以及IBIS仿真模型，通過比較仿真結果，提出了減少和消除設計中這三方面噪聲的具體措施。通過對信號完整性的研究，在基于FPGA的嵌入

3、式系統(tǒng)的硬件設計過程中，利用EDA軟件和仿真模型，對設計中存在的反射、串擾、同步開關噪聲問題進行了仿真分析與驗證，保證了PCB的可靠性和穩(wěn)定性。 本文完成的主要工作包括： 1.在傳輸線理論的基礎上，對反射、串擾、同步開關噪聲的產(chǎn)生機理進行了分析； 2.通過仿真分析，提出了減少和消除信號完整性問題的具體措施； 3.利用信號完整性分析方法，結合EDA軟件和IBIS模型，完成了基于FPGA的嵌入式系統(tǒng)的PCB設